## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-009168

(43)Date of publication of application: 11.01.2002

(51)Int.CI.

H01L 21/8234 H01L 27/088 H01L 21/316 H01L 21/8238 H01L 27/092 H01L 21/8247 H01L 27/115 H01L 27/10 H01L 29/788

H01L 29/792

(21)Application number: 2000-182574

(71)Applicant: NEC CORP

(22)Date of filing:

19.06.2000

(72)Inventor: TODA TAKESHI


**GOTO YOSHIRO** 

# (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method capable of forming the gate oxide film thickness of various thickness into a desired value without lowering the performance of an MOS transistor.

SOLUTION: The element formation areas of a first processing circuit part Q1n and a second processing circuit part Q2n are secured, and the gate heat oxidation film 10a of the MOS transistor of the first processing circuit part Q1n and the gate heat oxidation film 7e of the MOS transistor of the second processing circuit part Q2n are formed on the their areas. The thickness of the gate thermal oxide films 10a, 7a is 10 Å or more, and the films are formed so that the deference between the pieces of the thickness of both the gate thermal oxide films is 10 Å or less. Since these film formation is performed in another process, they can be formed into different thickness, and the thickness difference can be made 10 Å or less.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁(J.P)

# (2) 公開特許公報(A)

(11)特許出數公開發导 特別2002—9168 (P2002—9168A)

(45)公開日 平康14年1月11日(2002.1.11)


					(20) 22	pa:H	LACTA L. T. U.	Titi (Kinos, T' 111)	
(51) Int.CL*		<b></b>	FI				7-71-)*( <b>李寺</b> )		
HOIL	21/8234		HO	I L	21/316		S	5 F O O 1	
	27/088				27/10		461	5 F 0 4 8	
	21/316				****		481	5 F D 5 8	
	21/8238		27/08				102C	5 F D 8 8	
	27/092						921D		
	**	<b>建立</b> 解录	未開攻	<b>M</b> X	項の数8	OL	(全 16 頁)	最終夏に続く	
(21) 出願書句	Ė	<b>韓原2000</b> —182574(P2000—182574)	(71)	出票人	*******	4237 133株式	소 <b>산</b>		
(22)出籍日		平成12年6月19日(2000.6.19)						<b>5</b> √	
			(72)	発明を			— en de fait — en	- <del></del>	
			77 - 188	ফুড়াইশ <u>চ</u>	#251		五丁目7番1	号 日本電気株	
			2000		式会社	TELE			
			(CON)	発明?	7 37778	图图	<u> دی پختنځ د میوه کخت د مید د. بید</u>	ar ar francisco	
					171 274 27 27	100	五丁目7番1	号 日本電気練	
			- 447	in in i	式会	1770 L			
			(CA)	代理人	34, 47		<b>##</b>		
					3172	上 本田	25.8E		
								最終質に続く	

## (54) 【発明の名称】 半幕体装置及びその製造力法

### (57)【要約】

【課題】 MOSトランシスタの性能を低下させることなく、多様な厚みのケート酸化関厚を所望の値に形成することが可能な半導体装置及びその製造方法を提供する。

【解決手段】 半導体基板1上には、第1処理回路部Q1n及び第2処理回路部Q2nの素子形成領域が確保され、それぞれのゲート領域には、第1処理回路部Q1nのMOSトランジスタのゲート熱酸化限10a、及び第2処理回路部Q2nのMOSトランジスタのゲート熱酸化限プェが形成される。ゲート熱酸化度10a、アミは、厚味が10A以上で、両者のゲート熱酸化度の厚み差は10A以下になるように成度される。これらの成度は別工程で行われるため、異なる厚みに成度することができる。



#### 【特許請求の範囲】

【請求項1】 厚みが10人以上のゲード酸化限によるMOSトランジスタで構成された第10処理回路部と、厚みが10人以上のゲード酸化限によるMOSトランジスタで構成され、耐記第10処理回路部と同一の半媒体基板上に形成された第20処理回路部を備え、耐記第10処理回路部と前記第2の処理回路部とのゲート酸化限の厚み差が10人以下であることを特徴とする半導体装置。

【請求項2】 前記第1の処理回路部は、移働時に動作 する回路であり、前記第2の処理回路部は、特機時に動 作する回路であることを特徴とする請求項1記載の半導 体基質。

[請求項3] 前記第1及び第2の処理回路部は、第3の処理回路部又は記憶回路部を併設していることを特数とする請求項1記載の半導体装置。

【請求項4】 同一の半導体基板上にケート酸化胺の厚みを異ならせて第1の処理回路部と第2の処理回路部を形成する半導体装置の製造方法において、前記半導体基板上に第1のケート酸化膜を形成し、前記第1のケート酸化膜及び第1の基理膜を順次形成し、前記第1の処理回路部の素子形成領域における前記第1のケート酸化膜から前記第1のケート酸化度が高減減にある厚かの第2のゲート酸化度を前記第1のグート酸化度を前記第1のグート酸化度を前記第1の処理回路部の素子形成領域のみに形成することを特徴とする半導体装置の製造方法。

【請求項5】 前記第1の処理回路部は、稼働時に動作する回路であり、前記第2の処理回路部は、待機時に動作する回路であることを特徴とする請求項4記載の半導体装置。

(請求項6) 前記第1又は第2の処理回路部のための工程は、並行して加工される記憶回路部又は他の回路部を含むことを特徴とする請求項4記載の半導体装置の製造方法。

【請求項ブ】 前記記憶回路部は、前記第2の処理回路 部の前記第1のケード酸化膜とは異なる厚みのケード酸 化膜に形成されることを持数とする請求項6記載の半導 体装置の製造方法。

【請求項 8】 前記記憶回路部は、その上部ゲート電極 用築電膜又は下部ゲート電極用築電膜が前記第1又は第 2の処理回路部のゲート電極用築電膜と同一工程で同時 に設けられることを特徴とする請求項6記載の半導体装 置の製造方法。

【発明の詳細な説明】

[00001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、MOSドランジスタの性能を低下させることなく、複数の処理回路部のそれぞれのゲート熱酸化限の映厚、及び処理回路部間のゲート熱酸化

映の映厚変動を所望範囲内に収まるようにするための半。 築体装置及びその製造方法に関する。

[0002]

【従来の技術】 LSIや超LSIに代表される半導体装置は、年々高密度化、高集核化、高機能化、高速化等が進んでいる。半導体装置の高密度化を達成するためには、微細化構造が要求される。また、高集秩及び高機能を達成するためには、本来別々に作られていた異種の装置(又は回路)、例えば、処理装置(処理回路)と半導体記憶装置(例えば、不揮発性記憶装置)を1枚の半導体基板上に一括搭載した半導体装置にすることが要求される。さらに、演算処理の高速化を図るためには、MOSトランジスタ(MOSFET)のゲート熱酸化膜を障阱化することが要求される。

【0003】しかし、ゲード無酸化膜の薄膜化が過剰になると、ゲード電極からソース電極、またはゲート電極からサブ電極へ電流(=ゲートリーク電流)が流れる現象が生じる。この現象は、消費電力を増大させる原因になる。移動電話機(排帯電話機、PHS)や家電製品等においては、用いる半導体装置には、稼働時にあっては消費電力が少ないという特性が要求される。演算処理の高速化は消費電力が大きくなることを意味するので、同一の半導体装置に対して相反する性能が要求されていることになる。

[0004] 図25は、稼働時と待機時の相反する要求 に対応した構造を持つ半導体装置を示す。半導体装置 1 O'Oは、稼働時に動作する第1処理回路部Q'1'、待機時 に動作する第2処理回路部Q2、及びその他の回路部Q 3より構成されている。第1処理回路部Q1は高速処理。 演算ができるようにゲート熱酸化膜が薄く作られ、第2 処理回路部の2は消費電力を小さくするためにケート熱 酸化膜を厚めにしている。例えば、第1処理回路部Q1 と第2処理回路部の2のゲート熱酸化膜は、共に10人 を越え、しかもにばらつきを生じることなく、所望値には 対して数本の精度で成膜できることが望ましい。 1.つの 半導体装置内に複数種の電源電圧によって駆動される回 路部を実装し、これら回路部を異なるゲート熱酸化膜の 厚みに作り分ける方法として、特開平2-129968、 号公報に示される方法がある。以下、この製造方法につ いて説明する。

【0005】図26~図36は、半導体装置の従来の製造方法を示す。まず、図26に示す様に、一導電型の半導体基板101上に素子分離用絶縁限102を形成し、第1処理回路部01mの半導体素子形成領域(以下、素子形成領域という)にp型ウエル領域103を形成し、第2処理回路部02mの素子形成領域にp型ウエル領域104を形成し、更に、不揮発性記憶回路部(以下、記憶回路部という)のmの素子形成領域にp型ウエル領域105を形成する。

【0006】次に、図27に示す様に、半導体基板10 1の全面に第1ケート無酸化限106を厚みが5.0本~ 100本になるように成長させ、ついで、第1ゲート無 酸化限106を含む半導体基板10.1の全面に、第1導 電限107を形成する。第1等電限107は、例えば、 CVD(Chemical Vapor Deposition)法で堆積した多 措品シリコン限で成長させることにより形成できる。次 に、図28に示す様に、第1等電限107を所定の形状 の第1等電限107。に、200番1等 電限107。は、記憶回路部Qmの未子形成領域のみに 残される。

【0.007】次に、図28に示す様に、第1ゲート熱酸化膜106と第1等電膜107。の各表面に絶縁膜108は、例えばCVD法で堆積した酸化膜、窒化膜、酸化膜の3層構造の膜であり、一般に、ONO膜と呼ばれているものである。次に、図3.0に示す様に、第1ゲート熱酸化膜106を、それぞれ所定の形状の第1ゲート熱酸化膜106をと絶縁膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。にパターニングする。第1ゲート熱酸化膜108。に現るため、形状は変化しない。

【0008】次に、図31に示す様に、第1処理回路部 Q1nと第2処理回路部 Q2nの素子形成領域の全面に第2ゲート熱酸化膜109に設ける。この第2ゲート熱酸化膜109に設ける。この第2ゲート熱酸化膜109を表子形成領域において厚みが15人~20人になるように成長させる。このとき、記憶回路部 Qmの路線膜108を上には、ONO膜の性質から第2ゲート熱酸化膜109は形成されない。次に、図32に示す様に、第2ゲート熱酸化膜109を所定の形状109をにパターニングする。第2ゲート熱酸化膜109をは、第2処理回路部Q2nの素子形成領域のみに残される。

【00009】次に。図3.3に示す様に、第4.処理回路部 Q 1 n と第2処理回路部Q2nの素子形成領域の表面に 第3ケート熱酸化膜 1 1 D を第1処理回路部Q 1 n の素 子形成領域で厚みが15人を越え22人以下になるよう に成長させる。なお、このとき記憶回路部のmの絶縁膜 1.08 e上は、O.NO膜の性質から第3ゲート無酸化膜 は形成されない。このとき、第2処理回路部Q2nの第 2ゲート熱酸化膜 1 0 9 e は、さらに酸化されて、厚み は25人を越え32人になる。また、形状も第3ゲート 熱酸化膜と一体化するため、以後、第1処理回路部Q.1 nの熱酸化膜を第3ケート熱酸化膜11/0aという。次 に、図34に示す様に、第3ゲート無酸化膜110、第 3.ケート熱酸化膜11.0a、及び絶縁膜108aの表面 に第2導電膜 1:1=1:を形成する。第2導電膜 1:1 1:は第 1 導電膜 1 0.7 と同様の方法、例えば、CIVID法で堆積。 した多結晶シリコン膜で成長することで形成される。

【800:10】更に、図35に示す様に、第1ゲート熱酸 化膜 1 0.6 a を所定の形状の第1 ケート熱酸化膜 1 0.6 e にパターニングし、同様に、第1 導電膜 10.7 e を所 定の形状の第1導電膜107eに、絶縁膜108eを所 定の形状の絶縁膜1.08 6に、第3ゲート熱酸化膜1.1 0 を所定の形状の第3ゲート熱酸化膜 1 1 0 c に、第3。 ゲート熱酸化膜 1:1.0 a を所定の形状の第3 ゲート熱酸 化映1100にパターニングする。さらに、第2導電膜、 1.11を所定の形状の第2導電膜 1.116, 1.11d, 1 1 1 e にパターニングする。ここで、第3 ゲート熱酸 化膜110cと第2導電膜111cは、第1処理回路部 Q.1nのゲート熱酸化膜とゲート、電極を形成するために 設けられ、第3ゲート熱酸化膜110dと第2導電膜1 1:1 d は、第2処理回路部Q 2 n のゲート無酸化膜とゲ ート電極を形成するように設けられる。さらに、第1分 ート熱酸化膜10.6 eは、記憶回路部Qmのゲート熱酸: 化膜を、第1 導電膜 10.7 e は記憶回路部Q mの下部ケ ート電極を、絶縁膜1 08 e は記憶回路部 0 mの上部ゲ ード電極と下部ゲート電極を分離する絶縁膜を、第2導 電膜1 1/1 e は記憶回路部Qmの上部ケート電極を形成 するために設けられる。

【0011】次に、図36に示す様に、第1ゲート熱酸 化膜105e、第1導電膜107e、絶縁膜108e、 第3ゲート無酸化膜110℃、第3ゲート無酸化膜11 0 d、第2導電膜1110、第2導電膜111 d、及び 第2導電膜111eの各側面にサイドウォール112を。 形成する。サイドウォール 1-1/2は、例えば、CVD法。 で酸化シリコン膜もしくは窒化シリコン膜などの絶縁膜。 を成長させて、RLEバリアクティブ・イオン・エッチ ング) 法で異方性エッチングを行うことで形成される。 さらに、第1処理回路部Q1mに n型不純物を導入して ソース領域 1 1 3 とドレイン領域 1 1 4 を形成する。n 型不純物として、例えば、砒素を用いることができる。 さらに、第2処理回路部Q2nにn型不純物を導入して ソニス領域は1:5とドレイン領域1:1:6を形成するに同 様に、記憶回路部のMにn型不純物を導入して、ソース 領域117およびドレイン領域118を形成する。以上 により、各回路部には厚みの異なるゲート熱酸化膜が形 成され、また、記憶回路部Qmにおいては、複数の導電 膜が多層に形成される。

#### [0012]

【発明が解決しようとする課題】しかし、従来の半導体 装置及びその製造方法によると、第1処理回路部Q21nのケード無酸化限を10A以上、第2処理回路部Q2nのケート無酸化限を20Aの厚みにはできるが、10A~20Aの厚みに設定して量産化した場合、ゲート無酸 化関の厚みにはらつきを生じやすく、2つの処理回路ブロック間の厚み差を10A以下にすることが難しい。その理由は、図33に示される工程において、第1処理回路部Q1nにゲート無酸化限が形成されている間に、第 2処理回路部Q2mにもゲート熱酸化膜がさらに形成されるため、ゲート熱酸化膜の厚みが大きくなることにある。この場合、予め第2ゲート熱酸化膜を10人以下の厚みになるように成長させることができれば、目的とする第2処理回路部Q2mのゲート熱酸化膜と第1処理回路部Q1mのゲート熱酸化膜との厚み差を10人以下にすることができる。しかし、ゲート熱酸化膜を10人以下に成長させることが困難である。具体的には、ゲート熱酸化膜を10人以下に成長させると、ま3人程度の厚みの誤差(厚み誤差)が生じ、期待値との誤差が大きくなる。この厚み誤差により半導体素子にばらつきが生じる結果、MOSトランジスタの性能が著しく阻害される。

【0.0 1.3】本発明の目的は、MOSトランシスタの性能を低下させることなく、多様な厚みのゲート酸化限厚を所望の値に形成することが可能な半導体装置及びその製造方法を提供することにある。

【OO 14】本発明は、上記の目的を達成するため、第1の特徴として、厚みが10A以上のゲード酸化阱によるMOSドランジスタで構成された第1の処理回路部と、厚みが10A以上のゲード酸化阱によるMOSドランジスタで構成され、前記第1の処理回路部と同一の半導体基板上に形成された第2の処理回路部を備え、前記第1の処理回路部と前記第2の処理回路部とのゲード酸化限の厚み差が10A以下であることを特徴とする半導体装置を提供する。

【ロロ 15】この構成によれば、同一の半導体基板上に第1の処理回路部と第2の処理回路部が形成され、ケート酸化映が共に10人以上である第1と第2の処理回路部のゲート酸化映の厚みの差が10人以下にされている。このため、第1処理回路部は高速処理演算が可能なようにゲート酸化映を薄くし、第2処理回路部は背護電力を小さくできるようにゲート酸化映を厚めにする等の選択ができ、じかも、第1と第2の処理回路部のゲート酸化映の厚みのはらつきが抑えられる。このように、所望の厚みのゲート酸化映を処理回路部域に形成した半導体が得られることにより、半導体素子の製造上のはらっきが低減され、MOSトランジスタの性能低下を防止することができる。

【00-16】本発明は、上記の目的を達成するため、第 2の特徴として、同一の半導体基板上にケート酸化膜の 厚みを異ならせて第1の処理回路部と第2の処理回路部 を形成する半導体装置の製造方法において、前記半導体 基板上に第1のケート酸化膜を形成し、前記第1のケート酸化膜の全面に絶縁膜及び第1の導電膜を順次形成 し、前記第1の処理回路部の素子形成積極における前記 第1のケート酸化膜から前記第1の導電膜に至る部分を 除去し、前記第1のケート酸化膜とは異なる厚みの第2 のゲート酸化膜を耐記第1の処理回路部の素子形成積極 のゲート酸化膜を耐記第1の処理回路部の素子形成積極 のみに形成することを特徴とする半導体装置の製造方法を提供する。

(100:1.7) この方法によれば、半導体基板上に第1のゲート酸化膜を形成した後、第1の処理回路部の第1のゲート酸化膜を除去し、この除去した部分に第1のゲート酸化膜を除去し、この除去した部分に第1のゲート酸化膜を形成する。この結果、第1の処理回路部と第2の処理回路部とで個別にゲート酸化膜の形成が行われるため、各処理回路部には所望の厚みのゲート酸化膜が形成される。したがって、所望の厚みのゲート酸化膜を処理回路部毎に形成した半導体が得られることにより、半導体素子の製造上のばらつきが低減され、MOSトランジスタの性能低下を防止することができる。

[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

〔第1の実施の形態〕図1は本発明による半導体装置を 示す。この半導体装置は、処理回路部と不揮発性半導体 記憶部を併せ持つ構造を有じている。半導体基板1上に は 5型ウエル領域 3, 4, 5が形成され、この所定位置 に素子分離用絶縁膜2が設けられている。素子分離用絶 縁联2の周囲には、ツース領域1、3, 15, 17、ドレ イン領域14,16,18が形成され、ツース領域13 とドレイン領域14の間の表面にはゲート熱酸化膜(図 2以降においては、第3ケート熱酸化膜) 10 a が設け られ、ソース領域15とドレイン領域16の間の表面に はゲート熱酸化膜(図2以降においては、第2ゲート熱。 酸化膜) フェが設けられ、ツース領域エフとドレイン領 域 1.8 の間の表面にはケート熱酸化膜(第2ゲート熱酸) 化膜) スチが設けられている。ゲート熱酸化膜10°a上。 には第2導電膜1 1 a が設けられ、ゲート無酸化膜 7 e 上には第1導電膜8eが設けられ、ゲート熱酸化膜フィ 上には第1導電膜8 f、絶縁膜9 f、第2導電膜1 1 f が多層に設けられている。第3ゲート熱酸化膜10%。 ゲート熱酸化膜 7.e。 7.f、第1導電膜 8.e。 8.f、絶 緑膜9 f、第2導電膜1 1 a 。1 1 f の各側面には、サ イドウォール12が設けられている。

:[〇〇:19] ゲート熱酸化膜1:0aと第2 導電膜1:1a は、第1処理回路部の1.nの厚みで10ゲート熱酸化膜 とゲート電極である。ゲート熱酸化膜7:eと第1 導電膜8:eは、第2処理回路部の2:nの厚みで20ゲート熱酸 化膜とゲート電極である。ゲート熱酸化膜7:f、第1等 電膜8:f、絶縁膜9:f、及び第2 導電膜1:1fは、記憶回路部のmの厚みで10ゲート熱酸化膜、下部ゲート電極を分離する膜、上部ゲート電極を分離する膜、上部ゲート電極である。

[00.20] 本実施の形態においては、第1処理回路部 Q.1.n のゲート電極(第2導電膜11%)は記憶回路部 Qmの上部ゲート電極(第2導電膜11%)と同一工程 で形成し、第2処理回路部の2nのゲート電極(第1等) 電膜8 e)は記憶回路部 Qmの下部ゲート電極(第1 葉電膜8 f)と同一工程で形成している。更に、本発明では、第1 処理回路部のゲート無酸化膜1 0 e の形成工程と第2 処理回路部のゲート無酸化膜1 0 e の形成工程を別工程にして製造されている。したがって、処理回路毎に必要なゲート無酸化膜厚の膜厚下1 。 T 2 を作り分けすることができ、しかも製造上、±□1 人程度の厚みの誤差による製造が可能になる。

【002.1】次に、図1の構成に対応した本発明の製造方法について図2~図1.1及び図1を参照して説明する。まず、図2に示す様に一等電型の半等体基板1上に素子分離用链線限2を形成し、第1処理回路部Q1.nの素子形成領域にp型ウエル領域3を形成し、第2処理回路部Q2.nの素子形成領域にp型ウエル領域4を形成し、記憶回路部Qmの素子形成領域にp型ウエル領域5を形成した状態を用意する。ついて、図3に示す様に、素子分離用絶線限2、及びp型ウエル領域3、4、5の表面に第1ゲート熱酸化限6を40人~90人の厚みに成長させる。

【0022】さらに、図4に示す様に、第1ゲート無酸化関6が、所定の形状の第1ゲート無酸化関6点。6時にパターニングされる。第1ゲート無酸化関6点。第1処理回路部Q11の素子形成領域に残るように形成され、第1ゲート無酸化関6時は、記憶回路部Qmの素子形成領域に残るように形成される。次に、図5に示す様に、表面全域にゲート無酸化関を形成する。第2処理回路部Q2nの素子形成領域には、第2ゲート無酸化関7を18人~32人の厚みに成長させる。このとき、第1処理回路部Q1nの第1ゲート無酸化関6点と記憶回路部Qmの第1ゲート無酸化関6点と記憶回路部Qmの第1ゲート無酸化関6点と記憶回路部Qmの第1ゲート無酸化関6点と記憶回路部Qmの第1ゲート無酸化関6点と記憶回路部30人~100人の第2ゲート無酸化関7点と7時になる。

【0023】次に、図らに示す様に、第2ゲート熱酸化 関フョ、第2ゲート熱酸化限フロ、及び第2ゲート熱酸 化限フのそれぞれの表面に、第1導電限8及び絶縁限9 を形成する。第1導電限8は、例えば、CVD法で堆積 した寿結晶シリコン限を成長することにより形成することができる。また、絶縁限9には、例えば、CVD法で 堆積した酸化限、変化限、及び酸化限から成る3層構造 のONO限を用いることができる。

【0024】次に、図7に示す様に、第2ケート無酸化限7が所定の形状の第2ゲート無酸化限7をにバターニングし、第2ゲート無酸化限7をが所定の形状の第2ゲート無酸化限7をが所定の形状の第1等電限8が所定の形状の第1等電限8を、8はにバターニングされ、超縁限9が所定の形状の超縁限9で、9はにバターニングされる。第2ゲート無酸化限7で、第1等電限8で、及び絶縁限9では、第2処理回路部Q2mの未子形成領域に残るように形成され、また、第2ゲート無酸化限7で、第1等電限8で、及び絶縁限9では、記

信回路部Qmの素子形成領域に残るように形成される。 《0025】次に、図8に示す機に、表面全域に無酸化 膜を形成する。第1処理回路部Q1nの素子形成領域に は、第3ケート無酸化膜10か15人~25人の厚みに 形成される。このとき、第2処理回路部Q2nの第1塔 電膜8cの側面には酸化膜10cが形成され、記憶回路 部Qmの第1等電膜8dの側面には酸化膜10dが形成 される。なお、第2処理回路部Q2nの絶縁膜9c上及 び記憶回路部Qmの絶縁膜9d上には、ONO膜の性質 から第3ケート無酸化膜は形成されない。次に、図9に 示す様に、第3ケート無酸化膜10上と絶縁膜9c上と 絶縁膜9d上を含む半導体基板10全面に第2等電膜1 1を形成する。第2導電膜11は第1導電膜8と同様 に、例えば、CV D法で堆積した多結晶シリコン膜で成 長することにより形成できる。

【0026】次に、図10に示す様に、第2導電膜11を所定の形状の第2導電膜11c, 11dにパターニングする。ここで、第2導電膜11cは第1処理回路部の1mの素子形成領域に残るように形成され、第2導電膜11dは記憶回路部のmの素子形成領域に残るように形成される。また、第2処理回路部の22nの絶縁限9c(図9)がエッチングにより除去される。なお、記憶回路部の絶縁限9dは、Qmの第2等電膜11dによって積われているのでエッチングされない。

【0027】次に、図11に示す様に、パターニングが行われる。すなわち、第2ゲート無酸化限7cが所定の形状の第2ゲート無酸化限7cが所定の形状の第2ゲート無酸化限7dが所定の形状の第2ゲート無酸化限7fにパターニングされる。さらに、第1 導電限8cを所定の形状の第1 導電限8 fにパターニングされ、絶縁膜9dを所定の形状の第2ゲート無酸化限9fにパターニングされる。また、第3ゲート無酸化限9fにパターニングされる。また、第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無酸化限10が所定の形状の第3ゲート無限11fcパターニングされ、第2塔電限11fcパターニングされる。

[0028] パターニングの際、第1導電膜8cの側面にある酸化膜10cと第1導電膜8dの側面にある酸化 度100は除去される。第3ゲート無酸化度10gと第 2 等電膜11gは、第1処理回路部Q1nのゲート無酸化 度2 に、第2処理回路部Q2mのゲート無酸化 度7 に、第2処理回路部Q2mのゲート無酸化 度7 に、第2処理回路部Q2mのゲート 一下無酸化度とゲート電極を形成する。また、第2ゲート 一下無酸化度 がは、記憶回路部Qmのゲート無酸化度を 形成し、第1等電膜8fは記憶回路部Qmの下部ゲート 電極を形成し、絶縁膜9fは記憶回路部Qmの下部ゲート 電極を形成し、第2等電膜8fは記憶回路部Qmの上部ゲート 電極と下部ゲート電極を分離する絶縁膜を形成し、第 2等電膜11Fは記憶回路部Qmの上部ゲート電極を形成し、第 【0029】次に、図1に示す様に、第2ゲート熱酸化 関1e、第2ゲート熱酸化関71、第1導電関8e、第 1導電関81、絶縁関91、第3ゲート熱酸化関10 e、第2導電関11e、第2等電関111のぞれぞれの 側面にサイドウォール12が形成される。サイドウォール12は、例えば、CV D法により酸化シリコン関又は 変化シリコン関などの絶縁関を成長させ、RTE法で異 方性エッチングを行うことで形成できる。更に、第1処 理回路部Q1にに型不純物を導入し、ソース領域13 とドレイン領域14を形成する。n型不純物として、例 えば世素が用いられる。また、第2処理回路部Q2にに n型不純物を導入し、ソース領域13 5を形成する。同様に、記憶回路部Qmにn型不純物を 導入し、ソース領域17とドレイン領域18を形成する。

【0030】以上説明したように、図1〜図11に示した製造方法によれば、第1処理回路部のケート熱酸化既は10人を越える厚みにすると共に第2処理回路部のゲート熱酸化既は10人を越える厚みにし、両者の厚み差を10人以下にすることができる。この結果、それぞれの処理回路部には、必要な厚みのケード酸化既を形成することが可能になる。これは、第1処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点と第2処理回路部のゲート熱酸化限10点を表現で形成されたことによる。

【100.3 章】上記実施の形態において、図4で示した第 1 ゲート無酸化膜 5 a は、パターニングする際に除去す るようにしてもよい。また、図1に示したソース領域 1 3 およびドレイン領域 1 4 の形成、ツース領域 1 5 およ びドレイン領域 1 6 の形成、ツース領域 1 7 およびドレイン領域 1 6 の形成、ツース領域 1 7 およびドレ

【0032】更に、上記実施の形態においては、第1処。 理回路部Q1nと第2処理回路部Q2nは、nチャネル 型MOSトランジスタにより構成されているものとした。 が、ロチャネル型MOSトランジスタであってもよい。 この場合。図1に示した「型ウェル領域3を6型ウェル 領域に、 6型ウエル領域 4を6型ウエル領域に置き換 え、ソース領域13とドレイン領域14、及びソース領 域 15 とドレイン領域 1 6に p型不純物を導入すればよ い。このp型不純物としては、例えばボロン等を用いる ことができる。そして、n チャネル型MOSトランジス タによる第1処理回路部Q 1 n/とpチャネル型MOSト ランジスタによる第.1処理回路部((Q:1 p) は、同時に。 「搭載することもできる」。この場合、図1に示した6型ウ エル領域3とは、別個にpチャネル型MO Sトランジス タの第1処理回路部 (Q 1 p) の素子形成領域にn型ウ エル領域を形成しておき、ソース領域+3とドレイン領 域 1.4 とは別途の工程で前記の p.チャネル型MO.S.トラ ンジスタの第1処理回路部(Q1p)にp型不純物を導 入することで、ソース領域およびドレイン領域を形成で きる.

【0033】また、nチャネル型MOSトランジスタの第2処理回路部の2nとpチャネル型MOSトランジスタの第2処理回路部(G2p)は、同時に搭載することもできる。この場合、図1に示したp型ウェル領域4とは別個にpチャネル型MOSトランジスタの第2処理回路部(G2p)の素子形成領域にn型ウェル領域を形成しておき、ソース領域15とドレイン領域16とは、別途の工程で前記のpチャネル型MOSトランジスタの第2処理回路部G2pにp型不純物を導入することにより、ソース領域およびドレイン領域が形成される。

【00.3.4】 (第2の実施の形態) 次に、本発明の第2の実施の形態について説明する。図12は本発明による半導体装置の他の実施の形態を示す。上記実施の形態では、2種類の半導体処理回路部と1つの記憶回路部を搭載した半導体装置の例を示したが、本実施の形態は、3種類以上の処理回路部(以下、第N処理回路という)を搭載した場合である。

【0035】図12に示す様に、半導体基板1上にはp. 型ウエル領域3,4,5,5ヵか形成され、この所定位。 置に素子分離用絶縁膜でが設けられている。素子分離用。 絶縁膜2の周囲には、ソース領域13, 15, 17, 1 9,ドレイン領域 1.4, 1.5, 1.8, 2.0が形成され、 ツース領域13とドレイン領域14の間の表面には第3 ゲート熱酸化膜 10 aが設けられ、ソース領域 15 とド レイン領域 1 6 の間の表面にはゲート熱酸化膜フe か設 けられ、ソース領域イプとトレイン領域 18の間の表面 にはゲード熱酸化膜フィが設けられ、ソース領域エタと トレイン領域20の間の表面にはゲート熱酸化膜プロが 設けられている。第3ケート無酸化膜10a上には第2 導電膜11aが設けられ、ゲート熱酸化膜でe上には第 1 導電膜8 e が設けられている。ゲート熱酸化膜スイ上 には第1導電膜8 f、絶縁膜9 f、第2導電膜11 fが 多層に設けられている。更に、ゲート熱酸化膜スェ上に は第1 導電膜 8 n が設けられている。第3 ゲート熱酸化 膜 1:0:a、ゲート熱酸化膜でe、フィ、フェ、第1導電 膜8e,8f,8n,絶縁膜9f,及び第2導電膜11 e, 1、1 f の各側面には、サイドウォール12が設けら れている。ここで、ゲート熱酸化膜プロは、第N処理回、 路部QNnの厚みがフロム~110人のケート絶縁膜で あり、第1 英電膜 8 n は第 N 処理回路部 Q N n のケート **乗棒である。** 

【0036】次に、図12の構成に対応した本発明の製造方法について図12~図24を参照して説明する。まず、図13に示す様に、一導電型半導体半導体基板1に素子分離用絶縁限2を形成し、前記実施の形態の素子領域の1n。Q2n。Qmとは別に、第N処理回路部QNnの素子領域を形成した装置を作成する。次に、図14に示す様に、半導体基板1の全面に第Nゲート熱酸化限6、を厚みが304を越え804以下になるように成長させる。次に、図15に示す様に、第Nゲード熱酸化限

6'を所定の形状の第Nゲート熱酸化膜 6'c, 6'e にバターニングする。第Nゲート熱酸化膜 6'oは、第1処理回路部 0.1 n の素子形成領域に残るように形成される。更に、第Nゲート熱酸化膜 6'e は第N処理回路部 Q N n の素子形成領域に残るように形成され、第2処理回路部 Q 2 n と記憶回路部 Q m の第 Nゲート熱酸化膜は除去される。

【0037】次に、図1:6に示す様に、半導体基板1の全面に第1ケード熱酸化既を形成する。すなわち、第2処理回路部の2nと記憶回路部のmの素子形成領域の全面には、40本~90本の厚みになるように第1ゲード熱酸化既6を成長させる。そして、第1処理回路部の1nの第Nゲート熱酸化膜6'eと第1処理回路部のNnの第Nゲート熱酸化膜6'eは図15の状態から更に酸化され、60本を超え100本以下の厚みになる。また、形状も第1ケード熱酸化膜と一体化することから、以下、第1処理回路部の1nの熱酸化膜を第1ゲート熱酸化膜6eと称する。

【0038】次に、図17に示す様に、第1ゲート無酸化限5を所定の形状の第1ゲート無酸化限5.6に、第1ゲート無酸化限5.6を所定の形状の第1ゲート無酸化限5.6に、第1ゲート無酸化限5.6に、第1ゲート無酸化限5.6に、第1が一ト無酸化度5.6に、第1処理回路部0.1n、の素子形成領域に残るように形成される。ここで、第1ゲート無酸化度5.6に形成される。ここで、第1ゲート無酸化度5.6に形成され、第1ゲート無酸化度5.6に形成される。また、第2処理回路部0.2nの領域に残るように形成される。また、第2処理回路部0.2nの領域に設けられていた第1ゲート無酸化限5.6に発表される。

【00.40】次に、図19に示す様に、第2ケート熱酸化限7、第2ケート熱酸化限7 a、第2ケート熱酸化限7 b、及び第2ゲード熱酸化限7 g のそれぞれの全面に、第1 導電限8と絶縁限9を形成する。第1 導電限8は、例えば、CV D法で推移した多結晶シリコン限で成

長することにより形成できる。また、絶縁膜りは、例えば、OVD法で堆積した酸化膜、変化膜、酸化膜の3層 構造によるONO膜を用いることができる。

【0041】次に、図20に示す様に、第2ゲート無酸化限7を所定の形状の第2ゲート無酸化限7。に、第2ゲート無酸化限7。に、第2ゲート無酸化限7。に、第2ゲート無酸化限7。を所定の形状の第2ゲート無酸化限7。1、第1導電限8を所定の形状の第1 等電限8を8で、8d、8hに、絶縁限9を所定の形状の絶縁限9で、9d、9hにパターニングする。第2ゲート無酸化限7で、第1等電限8で、及び絶縁限9では、第2処理回路部Q2nの素子形成領域を残すように形成される。第2ゲート無酸化限7、加減域を残すように形成される。第2ゲート無酸化限7で、第1等電限8分の素子形成領域を残すように形成される。第2ゲート無酸化限7では、第1等電限8分、及び絶縁限9分は、記憶回路部Qmの素子形成領域を残すように形成される。第2ゲート無酸化限7では、除去される。第2ゲート

【0042】次に、図21に示す様に、第1処理回路部 Q.1 n.の素子形成領域には、第3ゲート熱酸化膜1°Dが、 1.5本~2.5本の厚みになるように形成される。このと き、第2処理回路部02nの第1導電膜8cの側面には、 酸化膜 1 0 c が、第 N処理回路部 Q N n の第 1 革電膜 8 Hの側面には酸化膜 TO hが、記憶回路部Qmの第1導 **乗棋8dの側面には酸化棋10dが形成される。なお、** 第N処理回路部QNnの絶縁膜9h、第2処理回路部Q 2nの絶縁膜9c、及び記憶回路部Qmの絶縁膜9dの それぞれには、ONO膜の性質から第3万十十無酸化膜/ は形成されない。次に、図22に示す様に、第3ゲート 熱酸化膜 10、絶縁膜9c、絶縁膜9d、及び絶縁膜9 hのそれぞれに、第2導電膜11を形成する。第2導電 膜11は第1導電膜8と同様に、例えば、CV D法で堆 一種した多結晶シリコン膜で成長させて形成することがで、 きる.

【0043】次に、図23に示す様に、第2導電膜11を所定の形状1:16と形状11はにパターニングする。第2導電膜116は、第1処理回路部Q1nの素子形成領域を残存するように形成される。第2等電膜11は、記憶回路部Qmの素子形成領域を残存するように形成される。第N処理回路部QNnの素子形成領域と第2処理回路部Q2nの素子形成領域には、第2等電膜は除去されるように形成される。さらに、第2処理回路部の絶縁膜9cと第N処理回路部の絶縁膜9hをエッチングする。このとき、記憶回路部の絶縁膜9dは、記憶回路部の第2等電膜11はによって覆われているので、エッチングされない。

【00.44】 次に、図24に示す様に、第2ゲート熱酸化限7。を所定の形状の7.e に、第2ゲート熱酸化限7.h を所定の形状の第2ゲート熱酸化限7.n に、第2ゲート熱酸化限7.d を所定の形状の第2ゲート熱酸化限7.f

に、第1導電膜 8 でを所定の形状の第1導電膜 8 e に、第1導電膜 8 h を所定の形状の第1導電膜 8 n に、第1 導電膜 8 h を所定の形状の第1導電膜 8 f に、絶縁膜 9 d を所定の形状の絶縁膜 9 f に、第3 ケート無酸化膜 1 0 を所定の形状の絶縁膜 9 f に、第3 ケート無酸化膜 1 0 を所定の形状の第3 ケート無酸化膜 1 0 a に、第2 導 電膜 1 1 b を所定の形状の第2 導電膜 1 1 a に、第2 導 電膜 1 1 d を所定の形状の第2 導電膜 1 1 f にパターニ ングする。

【0045】第3ゲート無酸化限10eと第2等电限11eは、第1処理回路部の1nにおけるゲート無酸化限とゲート電極を形成する。第2ゲート無酸化限2eと第1等電限8eは、第2処理回路部の2nにおけるゲート無酸化限とゲート電極を形成する。また、第2ゲート無酸化限2ゲート電極を形成する。また、第2ゲート無限化限2下は記憶回路部のmの下部ゲート電極と下部ゲート電極を分離する絶解限を形成し、第2年限2寸は記憶回路部のmの上部ゲート電極と下部ゲート電極を分離する絶解を形成し、第2ゲート無酸化限2nは第2を形成する。さらに、第2ゲート無酸化限2nは第2を形成する。

【0046】次に、図12に示す様に、サイドウォール 12が、第2ゲート独酸化膜7e、第2ゲート熱酸化膜 7 n、第2万-ト熱酸化膜ブイ、第1導電膜8e、第1 革電膜8 n、第1 革電膜8 f、絶縁膜9 f、第3ケート 热酸化膜 10 a、第2 導電膜 1 1 a、第2 導電膜 1 1 f のそれぞれの側面に形成される。サイドウォール12 は、例えば、 CV D法で絶縁膜(酸化シリコン膜、窒化 シリコン映等)を成長させて、RLE法で異方性エッチ ングを行うことにより形成できる。 さらに、第1処理回 路部Qinにn型不執物を導入してソース領域13とド レイン領域1.4を形成する。 n型不純物としては、例え ば、砒素を用いる。同様に、第2処理回路部Q2nにn 型不純物を導入し、ソース領域15とドレイン領域16 を形成する。更に、記憶回路部Qimlan型不純物を導入 し、ソース領域17とドレイン領域18を形成する。ま た、第N処理回路部QNnにn型不純物を導入し、ソー ス領域19とドレイン領域20を形成する。

【0047】図12~図24及び図12に示した製造方法によれば、第1処理回路部及び第2処理回路部のゲート熱酸化限が共に10Aを越え、しかも第1処理回路部と第2処理回路部のゲート熱酸化限の厚みの差を10A以下にしつつ、第1及び第2処理回路部のゲート熱酸化限厚とは全く異なる第N処理回路用の第3のゲート熱酸化限を形成することができる。

【0048】上記第2の実施の形態において、図15に 示した第Nゲート無酸化膜6'。、及び図17に示した 第1ゲート無酸化膜6.eは、パターニングする際に除去 してもよい。また、図12に示したソース領域13とド レイン領域14の形成、ソース領域15とドレイン領域 TIGの形成、ソース領域17とドレイン領域1.6、ソース領域19とドレイン領域2.0の形成の順番は、入れ替えてもよい。なお、別の処理回路用のゲート熱酸化膜を実現するには、図1.4に示したように、半導体基板1の全面には第Nゲート熱酸化膜6'を成長させる工程と、図1.5に示したように第Nゲート熱酸化膜6'eにパターニングする工程を繰り返すことにより達成される。また、第N処理回路用と記憶装置用のゲート熱酸化膜序が同一の場合、図1.4に示したように、半導体基板1の全面に第Nゲート熱酸化膜6'eにパターニングする工程を省略することにより達成される。

【00:49】 さらに、上記の第2の実施の形態では、第 N処理回路Q Nnはnチャネル型MO Sドランシスタで あるとしたが、これをロチャネル型MOSトランジスタ の第N処理回路QNpにしてもよい、この場合、図13 で示したip型ウエル領域 5 n をn型ウエル領域に置き換 え、図12に示したソース領域19とドレイン領域20 型MO Sドランジスタの第N処理回路 Q N n と p チャネ ル型MOSドランジスタの第N処理回路QNでは、同時、 に搭載することもできる。この場合、図13で示した。 型ウエル領域 5 n とは別個に p チャネル型MO Sトラン ジスタの第N処理回路QNoの素子形成領域に「型ウエ ル領域を形成しておき、図12に示したソース領域19 とドレイン領域20とは別途の工程で前記のロチャネル 型MOSトランジスタの第N処理回路部QNpにp型不 純物を導入すれば、ツース領域およびドレイン領域が形 成される.

【CO50】なお、上記の実施の形態では、第N処理回路用のゲート熱酸化映が記憶装置用のゲート熱酸化映が記憶装置用のゲート熱酸化映よりも厚いことを前提に説明したが、逆に、記憶装置用のゲート熱酸化映よりも厚くすることもできる。この場合、図1.5に示した第Nゲード熱酸化映6/eを記憶装置Qmの素子領域部分に残存するようにバターニングすればよい。

【0051】 (第3の実施の形態) 次に、本発明の第3の実施の形態について説明する。本実施の形態は、前記実施の形態における。チャネル型MOSトランジスタの性能の向上を図ったものである。図 1および図 12に示した第1処理回路部の11ののソース領域 13およびドレイン領域 14を形成する際に導入した不純物は、一般にゲード電極にも導入される。さらに、この不純物は熱を加えることによって安定した状態(すなわち、活性化)になる。しかし、ロチャネル型MOSトランジスタの製造において、ゲート電極にも導入されてしまう。型不純物は、活性化の際にゲート熱酸化膜を通り抜けて半導体・基板方向に拡散されてしまい(これを不純物突き抜けという)、ロチャネル型MOSトランジスタの性能を著しく低下させる。この不純物突き抜けを防止する方法とし

て、ゲード熱酸化膜を厚くする方法が知られている。しかし、ゲード熱酸化膜を厚くすると、回路部間の膜厚差が大きくなり、膜厚差を1.0人以下にするという上記した要求を満たせなくなる。そこで、上記各実施の形態において、第1処理回路部にが型チャネルMOSトランジスタを用い、第2処理回路部にが型チャネルMOSトランジスタを用いれば、不純物の突き抜けが生せず、しかも所望の膜厚のゲート熱酸化膜を得ることができる。【0052】

【発明の効果】以上説明した通り、本発明の半導体装置によれば、同一の半導体基板上に第小の処理回路部と第2の処理回路部が形成され、ゲート酸化限が共に10人以上である第1と第2の処理回路部のゲート酸化限の厚みの差が10人以下にしたので、所望の厚みのゲート酸化限を処理回路部毎に形成した半導体が得られることにより、半導体素子の製造上のばらつきが低減され、MOSトランジスタの性能低下を防止することができる。

【0053】また、本発明の半導体装置の製造方法によれば、半導体基板上に第1のゲート酸化膜を形成した後、第1の処理回路部の第1のゲード酸化膜を除去し、この除去した部分に第1のゲード酸化膜とは異なる厚みの第2のゲート酸化膜を形成するようにしたので、所望の厚みのゲート酸化膜を処理回路部毎に形成した半導体が得られ、半導体素子の製造上のばらつきが低減され、MOSトランジスタの性能低下を防止することができる。

#### 【図面の簡単な説明】

- 【図1】本発明による半導体装置を示す断面図である。
- 【図2】図1の半導体装置の第1の製造ステップを示す 断面図である。
- 【図3】図2の製造ステップに銃く製造ステップを示す。 断面図である。
- 【図4】図3の製造ステップに続く製造ステップを示す 断面図である。
- 【図5】図4の製造ステップに続く製造ステップを示す 断面図である。
- 【図5】図5の製造ステップに続く製造ステップを示す 断面図である。
- 【図7】図5の製造ステップに続く製造ステップを示す 断面図である。
- 【図6】図2の製造ステップに続く製造ステップを示す 断面図である。
- 【図9】図8の製造ステップに続く製造ステップを示す。 断面図である。
- 【図1 0】図9の製造ステップに統く製造ステップを示す断面図である。
- 【図1 1】図1 Qの製造ステップに続く製造ステップを 示す断面図である。
- 【図12】本発明による半導体装置の他の実施の形態を 示す断面図である。

- 【図13】図12の半導体装置の第1の製造ステップを 示す断面図である。
- 【図1 4】図1 3の製造ステップに続く製造ステップを、 示す断面図である。
- 【図15】図14の製造ステップに続く製造ステップを 示す断面図である。
- 【図 7 6】図 15 0製造ステップに助く製造ステップを 示す断面図である。
- 【図・7】図1.6の製造ステップに続く製造ステップを 示す断面図である。
- 【図 1 8】図 1 アの製造ステップに続く製造ステップを。 示す断面図である。
- 【図1.9】図1.8の製造ステップに続く製造ステップを 示す断面図である。
- 【図2 0】図1,9の製造ステップに統ぐ製造ステップを 示す断面図である。
- 【図2:1】図2:0の製造ステップに続く製造ステップを 示す断面図である。
- 【図2·2】図2·1の製造ステップに統く製造ステップを、 示す断面図である。
- 【図23】図22の製造ステップに続く製造ステップを 示す断面図である。
- 【図2.4】図2.3の製造ステップに続く製造ステップを 示す断面図である。
- [図25] 稼働時と待機時の相反する要求に対応した構造を持つ半導体装置を示す平面図である。
- 【図26】半導体装置の従来の製造方法における第1の製造ステップを示す断面図である。
- 【図27】図26の製造ステップに続く製造ステップを 示す断面図である。
- [図28] 図27の製造ステップに統く製造ステップを示す断面図である。
- .[図29] 図28の製造ステップに続く製造ステップを 示す断面図である。
- 【図30】図29の製造ステップに続く製造ステップを 示す断面図である。
- 【図3.1】図3.0の製造ステップに続く製造ステップを 示す断面図である。
- 【図3·2】図3·1の製造ステップに続く製造ステップを 示す断面図である。
- (図3:3)図3:2の製造ステップに続く製造ステップを、 示す版面図である。
- 【図3 4】図3 3の製造ステップに続く製造ステップを 示す断面図である。
- 【図3.5】図3.4の製造ステップに続く製造ステップを 示す断面図である。
- 【図3.61】図3.5の製造ステップに統く製造ステップを示す断面図である。
- 【符号の説明】

1 半導体基板

2 素子分離用鉛鞣膜

3, 4, 5, 5 n p型ウエル領域

5', 5'c, 5'e 第Nゲート無酸化膜

5, 6 e, 6 b, 6 c, 6 e, 6 g 第1分一ト熱酸化

朠

7, 7 a, 7 b, 7 c, 7 g 第2分一下熱酸化膜 7 d, 7 e, 7 f, 7 h, 7 n 第2分一下熱酸化膜

8, 80, 8d, 8e, 8f, 8h, 8n 第1獎電膜

9, 9c, 9d, 9f, 9h, 链鞣膜

10, 10 a, 10,b, 10c, 10d 第35-卜熱

酸化膜

til. tile, marc, tild, intr. tion 第名 海蜘蛛

12 サイドウォール


1×3,4·5,1×7 ツース領域 1×4,4×5,1×8,1×9,×2×0 下心心領域

Qm 記憶回路部


Qin 第1処理回路部

Q2n 第2処理回路部


QNn 第N処理回路部




[図2]




[B3]





[24]





**(図5)** 




























































































フロントページの続き

(51) Lint - C1-7 離別記号、

(南道) H.O\*11.L - 27点(0 - 29/78 テーマコート"(参考)

4:3.4:

3.7 1

H.O.1, L 21/8247 27/1.15

27/10

4.51

481

29/788

29/792

F.久一厶(参考) 5F001 AA01 AA43 AB08 AD12 AD60

AG0 2 A G40

5F0 48° AB0 1 A C01° AC03° BA0°1° BB05

BB06 BB07 BB11 BB12 BB14

BB16 BE03 BE04 DA25 DA27

5F058 BA06 BC02 BF62 BF63 BJ01 BJ10

5F083 EP02 EP23 EP55 JA04 PR43

\*PR53;ZA07%ZA08::ZA1.1